/images/avatar.png

集成运算放大电路

理想集成运放特点

  • 开环差模电压放大倍数$A_{u0}\rightarrow\infty$
  • 输入阻抗$R_{id}\rightarrow\infty$
  • 输出阻抗$R_{o}\rightarrow0$
  • 共模抑制比$K_{CMR}\rightarrow\infty$
  • 此外认为器件的频带为无限宽,没有失调现象等 **Addition:**差分式放大电路,就其功能来说就时放大两个输入信号之差。在电路完全对称的情况下,输出信号电压可以表示为$V_o=A_{uo}(V_{i1}-V_{i2})$

工作在线性区的集成运放

  • 由于理想集成运放$A_{uo}\rightarrow\infty$,故可以认为两个输入端之间的差模电压近似为零,即$u_{id}=u_–u_+\approx0$即$u_-=u_+$,由于两个输入端之间的电压近似为零,而又不是短路,故称为**“虚短”**
  • 由于理想集成运放的输入电阻$R_{id}\rightarrow\infty$,故可以认为两个输入端不娶电流,这样输入相当于断路,而又不是断开,所以称为**“虚断”**。

基本运算电路

  • 比例运算电路

    /images/集成运算放大电路/1450940023854.png#center

    根据虚短和虚断的特点,反向输入端与地端等电位(称为**“虚地”),因此计算可得 $$i_1=\frac{u_1}{R_1},i_F=\frac{u_–u_o}{R_f}=\frac{-uo}{R_f}$$ 又因$i_-=0$,故$i_1=i_F$则可得$u_o=-\frac{R_f}{R_1}u_1$ 式中负号表示输出电压与输入点的相位相反。 其中电压放大倍数为$$A_{uf}=\frac{uo}{u_i}=-\frac{R_f}{R_1}$$改变$R_f$和$R_1$的比值,即可改变其放大倍数。 图中运放的同相输入端接有电阻$R_2$,参数选择应使两输入端外界直流通路等效电阻值平衡,即$R_2=R_1//R_f$,静态时使输入级偏置电流平衡并让输入级的偏置电流在运算放大器两个输入端的外接电阻上产生相等的压降,以便消除放大器的偏置电流以及漂移的影响,故$R_2$又称为平衡电阻**

  • 同相比例运算电路

    /images/集成运算放大电路/1450940990785.png#center

    如果输入信号从同相输入端输入,而反向输入端通过电阻接地,并引入负反馈,这种称为同比例运算电路 由虚短、虚短性质可知 $u_-=\frac{R_1}{R_1+R_f}u_o=u_+=u_I$ $$i_F=\frac{u_-u_0}{R} ①$$ $$i_1=-\frac{u_-}{R_1}②$$ 可以推出$$u_o=\left(1+\frac{R_f}{R_1}\right)u_1$$ 则电压放大倍数为$$A_{uf}=\frac{u_o}{u_1}=1+\frac{R_f}{R_1}$$ 由上式可以看出电路的与反相比例运算电路一样,输入输出也是符号比例关系,不同的是输出电压与输入电压相位相同。 如果此时去掉$R_1$是的输入和输出电压相同,起到电压跟随作用,故称为这样的电路为电压跟随器如下图所示

    /images/集成运算放大电路/1450943172387.png#center

  • 加法运算电路 如下图所示是对两个输入限号求和的电路,信号有反向输入端引入,同相端通过一个电阻接地,如下所示称为加法电路

    /images/集成运算放大电路/1450943247126.png#center

NAND FLASH ONFI SPEC 4.0 ( 一 )

Interface(SDR NVDDR NVDDR2/NVDDR3)

  • IO bus 改名成DQ bus.

  • 多了个DQS 信号,DQS为双向管脚。 DQS不能用于cmd和address cycle。在SDR mode下DQS应该被host 拉高,device ignore , DQS沿对应data valid window。

  • NV-DDR interface

    • WE_n (clk)代替clock signal.
    • RE_n(W/R#)变成write/read 双向管脚信号.
  • NV-DDR2/3

    • RE_N变成RE_t , RE_c
    • DQS信号来做DQ data bus strobe.

    /images/ONFI/interface.png

ONFI VS Tole

  • Tole同步模式下不用clock,写数据用DQS差分信号跳变沿触发,读数据用Host发的REN差分信号跳变沿发读request,DQS跳变沿输出数据。
  • ONFI2.0 增加NV-DDR,支持DDR操作,但是使用同步时钟来控制,所以边沿容易受干扰。ONFI3.0增加DDR2,ONFI4.0增加NV-DDR3,均支持DQS差分信号而不同同步时钟.

Sync(同步) VS Async(异步)

简单来说,需要时钟信号的就是同步NAND Flash,不需要时钟的就是异步NAND。

  • 引脚的功能区别

    • 同步模式下PIN8为W/R#pin, 异步模式下为RE#引脚

    • 同步模式下PIN18为CLK引脚,异步模式下为WE#引脚

    • 同步模式下PIN35不使用,异步模式下DQS信号.

    /images/ONFI/pin_define.png

  • 异步模式下cmd address and data in/out