ssh-key访问服务器

Gitlab安装

简介 在大容量NAND Package设计中，一个设计中可能存在很多个NAND Package，每个package中一般有2~8根CE# PIN。使用CE# Reduction机制可以让host的单个CE#被多个NAND pacakge复用,这样使得Host所需要的CE#引脚大大减少。 CE Reduction机制在初始化过程中，为每一个NAND指定一个Volume地址。初始化后，host可以通过volume选择命令(E1h)在选择指定的Volume。 Tips:这里要区分NAND中Package,Target,LUN的概念划分。可以参考下图 package.pngNAND Package " package.png 在物理连接上,通过ENo和ENI依次串联起所有的NAND Package。第一个Package的ENI不会连接，后面的Package依次连接到前一个Package的ENo信号。 在Power on的时候，ENo会被driver low。之后如果CE#被置成High状态，ENo对应为High-Z状态。如果CE#置成Low并set成对应的volume地址后，此时的ENo会被置高。 ENi状态决定了NAND package是否接受cmd。 如果CE# LOW and ENi Pin is High,那么就可以接受cmd；反之如果CE# high或者ENi low，则不能接受cmd。 initial sequence host power on the NAND. host pulls CE# LOW. 如果resetting all NAND Parallel，host 发送Reset(FFh) command.此时Reset CMD会被所有的NAND Device接受到。

基本分类介绍 硬开关 当晶体管上的电压（或电流）尚未到零时，强迫开关管开端或管段，这时开关管的电压下降或上升和电流的上升和下降有一个交叠的过程，使得开关过程中管子上有损耗，这种开关方式成为硬开关 硬软开关 与硬开关相对，当晶体管开关在电压为零的时候开通，或电流为零的时候管段，从而使得开关损耗接近于零，这种开关的方式成为软开关 谐振 在理想的LC并联电路上加正弦电流源时，电路的总导纳为零，元件上的电压为无穷大，这种现象为并联谐振，电路谐振时有一下两个重要参数 （1）谐振频率：谐振时的电路频率 ω = 1/√LC （2）特征频率：谐振时，感抗等于容抗，其值为Z=√(L/C)，称为特征阻抗。当LC串联电路上突加直流电压时，电路中的电流按照正弦规律无阻尼振荡，其频率即为电路的谐振频率也称为振荡频率 准谐振 对于有开关的LC串联电路，点电流按照谐振振荡时，如果开关动作，使得电流正弦振荡只在一个周期的部分时间内发生，则电路会呈准正弦，这一现象称为准谐振。同样在LC并联电路中，借助开关动作，也可获得准谐振。 零电压开通 利用谐振现象。当开关变换器中的器件电压按照正弦规律振荡到零时，使得器件开通，称为ZVS 即零电压开通 零电流关断 同理，当开关变换器中的器件电流按正弦规律振荡到零时，使器件关断称之为 ZCS 保持时间 保持时间是指交流输入电源发生故障后，电源能保持输出电压不变的时间 拓扑结构 拓扑结构指变换器的电路结构类型。常用变换器的电路结构有反激式、正激式、半桥式、全桥式、谐振式和软开关式等。 电路拓扑结构设计选择常见问题 占空比 输出电压和输入电压是否相差5倍以上，如果是可能就需要用变压器，计算合适的占空比，提高效率。 电源需要空载工作吗？ 如果是，建议变换器工作与电流断续模式，除非采用同步整流。 如果能够使用同步整流，不管负载大小如果，都可以使得变换器工作于电流连续模式。 输出电流大吗？ 如果有大输出电流，选用电压模式控制要比电流模式控制要好。